半導體生產過度集中於台灣，成為西方的國安風險？

據自由時報轉載《日本經濟新聞》編輯田中曉人的「從英特爾教訓看錯過戰略轉捩點的恐懼」指出，在當前美中對立加劇之際，半導體生產過度集中台灣，已成為美國巨大的國安風險。現在英特爾大幅增強半導體廠的產能，而美國政府出於國家安全考量，鉅額補貼支持英特爾的擴產。

「半導體生產過度集中於台灣，成為西方國家的國安風險？」

半導體生產過度集中於台灣（按：90% 先進高階晶片生產及接近 100% 的 CoWoS 先進封裝），的確已成為美、歐、日等西方國家的「國安風險」，因為新一代戰機、飛彈、人造衛星、AI 繪圖處理器（GPU）、智慧型手機、自動駕駛裝置等，均仰賴先進高階晶片。一旦「台海有事」，西方世界將接近停擺。

目前台積電繼日本熊本一廠預計在 2024 年第四季量產，熊本二廠即將興建並預定於 2027 年營運，均獲得日本政府鉅額補貼興建成本。熊本兩座晶圓廠總投資金額逾 200 億美元，月產能逾 10 萬片 12 吋晶圓，為汽車、工業、消費性和高效能運算（HPC）相關應用，提供 40 奈米、22/28 奈米、12/16 奈米和 6/7 奈米的製程技術。至於「報載」的日本第三廠，製程將採用更先進的 3 奈米，規模及地點正持續評估中。

另一個焦點是 CoWoS 先進封裝，相信前述的第三廠建廠計畫一定會併入考量。因為 3 奈米晶片有此需要。假如屆時晶片完成後尚須運回台灣做先進封裝，則實務上無法解決風險集中之問題。而熊本一廠建廠成功以及熊本二廠即將動工興建，證明第三廠增列此項 CoWoS 先進封裝製程，在日本是可行的。

「CoWoS」是什麼？

1. 「CoW」是「Chip-on-Wafer」，將晶片堆疊起來；
2. 「WoS」是「Wafer-on-Substrate」，將晶片堆疊在基板上
3. 「CoWoS」指的就是：「Chip-on-Wafer & Wafer-on-Substrate」（將晶片堆疊起來，再封裝於基板上），以減少晶片需要的空間，同時也減少功耗和成本。就宛如建商將蓋平房改成蓋高樓大廈。

先進封裝指的是2.5D以上的封裝技術：

1. 2.5D 是指將部分晶片堆疊
2. 3D 則是全部堆疊。台積電為大客戶蘋果的 M1 Ultra 晶片採用的集成 InFO（Integrated Fan-out）屬 2.5D 封裝技術，為另一大客戶輝達（Nvidia）的 AI 晶片用到的 CoWoS 則是 3D 堆疊，又稱為 3D IC。

台積電目前在 CoWoS 供應量還太少，這也是當前AI晶片出貨量卡關的主要原因。台積電規劃投資新台幣九百億元於銅鑼科學園區設立生產先進封裝的晶圓廠。

相較下，英特爾 3D IC 封裝技術「3D Foveros」是透過垂直而非水平堆疊的封裝方式，優化成本和能效，增進晶片效能。至於那一家功能較強、效益較佳，讓我們拭目以待。

日本JASM（Japan Advanced Semiconductor Manufacturing）股權並調整為台積電 86.5％、索尼半導體 6.0％、電裝㍿ 5.5％，豐田汽車 2.0％，未來也可能配合第三廠或甚至第四廠先進製程的新增而納入新的合作夥伴。台積電未來在日本的積極擴廠相信可大大減輕美歐日等西方國家的「國安風險」顧慮。

對於台積電赴美日德投資所引發的「去台化」質疑，經濟部提出 4 大重點說明予以反駁，並強調「半導體最先進、最主要製程，都會繼續根留台灣」。

台積電也多次強調，該公司將秉持「最先進的製程根留台灣」的經營原則，因為日本第三廠開始量產之際，台積電更先進的 1、2 奈米或 0.7 奈米以下製程屆時將已在國內同時啟動。台灣也將可藉此加強與日本經貿關係的合作，未來並進而擴及至其他方面。

按台灣既加入西方民主自由聯盟，同盟內群策群力集思廣益，各盡其職，各盡其責，互補不足，每個成員國都會在本身權益及整體聯盟利益間取得平衡，達到最大效益，這可印證釋迦牟尼佛所說的：「捨得，捨得，有捨才有得」。

(本文作者吳國棟為退休貿易推廣人士)